


Architettura dei Calcolatori

Quarto Appello – 10 Settembre 2025 – 1h45

1. Scrivere, se esiste, una possibile sequenza di 5 istruzioni che produca i seguenti valori dei segnali di controllo di una pipeline RISC-V:

PCSrc = 1
 RegWrite = 1
 Write Register = 00101
 AluSrc = 1
 Alu CTRL = 0000
 MemRead = 0
 MemWrite = 0
 MemToReg = 1

NON limitarsi a fornire una sequenza di istruzioni, ma spiegare dettagliatamente il perché delle scelte. Se una sequenza possibile non esiste spiegare dettagliatamente il perché.



2. Implementare in assembly RISC-V (32 bit) la funzione C **strcpy**

```
char *strcpy(char *string1, const char *string2);
```

che copia *string2*, incluso il carattere *null* finale, nell'ubicazione specificata da *string1*. La funzione `strcpy()` opera su stringhe con fine *null*. Gli argomenti della stringa per la funzione devono contenere un carattere *null* (`\0`) che contrassegna la fine della stringa. Non viene eseguito alcun controllo di lunghezza. La funzione `strcpy()` restituisce un puntatore alla stringa copiata (*string1*).

Il carattere *null* viene codificato in ASCII col valore numerico 0. Gestire correttamente lo stack come da calling convention, così come il passaggio dei parametri di ingresso e di uscita sui registri appropriati. Scrivere la funzione **main** che invoca **strcpy**, mostrando anche l'allocazione degli array sul segmento dati statico del file ELF.

3. Si consideri una cache che usa 8 bit per il campo offset e 8 bit per il campo index.
- a) Quanto è grande la cache se si considera un design direct mapped e uno 4-way set associative?
 - b) Scegliendo la tipologia di cache al punto precedente che risulta essere più grande, scrivere una sequenza di richieste d'accesso che produce, in sequenza: una cold cache miss, una hit, una cold cache miss, una conflict miss.
 - c) Scrivere uno stralcio di codice C che, per la tipologia di cache di cui al punto b), produce sistematicamente il 50% di cache miss.
 - d) Come cambia la miss rate se lo stesso codice è eseguito su una cache fully associative?

4. Dato il seguente programma RISC-V

```
MAIN:
    li a0, 10
    jal ra, SUM

SUM:
    addi sp, sp, -8
    sd s0, 0(sp)
    li s0, 0

FOR:
    add, s0, s0, a0
    addi a0, a0, -1
    blt zero, a0, FOR

    ld s0, 0(sp)
    addi sp, sp, 8
    ret
```

Si codifichino le istruzioni in formato binario e quindi esadecimale.

5. Si consideri di eseguire il programma dell'esercizio 4 su una pipeline RISC-V:

- ☒ a) Assumendo che la pipeline abbia logica di forwarding e dynamic branch prediction **a un bit** inizialmente settato a BRANCH TAKEN, dire qual è la misprediction rate;
- ☒ b) assumendo che la pipeline NON abbia logica di forwarding modificare il programma opportunamente per evitare hazards.

6. Descrivere e sintetizzare una rete con tre ingressi a, b, c e un'uscita z . L'uscita è sempre a zero, tranne quando si presenta una sequenza di tre stati di ingresso consecutivi aventi le seguenti caratteristiche:

primo stato di ingresso:	$a=b, \quad c=0$
secondo stato di ingresso:	$a \neq b, \quad c=0$
terzo stato di ingresso:	$a=b, \quad c=1$

Ad esempio, le sequenze di stati di ingresso 000, 100, 001 e 110, 010, 001 mandano alta l'uscita della rete.

Dire se conviene utilizzare un automa di Mealy o di Moore, motivando chiaramente la risposta. Ricavare la specifica degli stati, il diagramma di transizione, le tabelle di verità e le forme minime per le reti di stato futuro e delle uscite. Disegnare il circuito finale.